瑞萨电子推出了业界首款符合严格的PCIe 6.0规范的时钟缓冲器和多路复用器系列。新设备将使该公司能够构建主板和其他设备，这些设备在性能和信号完整性方面应符合PCIe 6.0的要求，但也与PCIe 5.0应用程序兼容。
瑞萨电子增加了11个新的RC190xx时钟缓冲器和4个新的RC192xx多路复用器，它们的额外抖动仅为4fs RMS，几乎无噪声。这个特性对于PCIe Gen6应用程序来说非常重要。此外，新时钟缓冲器的输入输出延迟为1.4 ns，输出失调为35ps，100kHz时的电源抑制比(PSRR)为-80dB。新芯片补充了瑞萨的低抖动9SQ440、9FGV1002和9FGV1006时钟发生器，使该公司能够提供完整的PCIe 6.0时序解决方案。
消费级显卡或固态硬盘很快将不再需要16通道接口上的256 GBps双向带宽或4通道接口上的64 GBps双向带宽。但是在数据中心，带宽就是一切。同时，设计和测试超复杂的PCIe Gen 6电路需要时间，因此硬件开发人员越早开始开发新产品越好。这使得下一代服务器平台的开发者可以开始设计主板、加速器、网卡和固态硬盘。
Semico Research首席分析师里奇瓦夫雷尼亚克在瑞萨电子的一份声明中表示：“通过为PCIe Gen 6提供首个离散时序解决方案，瑞萨电子使客户能够开发下一代高性能系统。”“看到这一新功能带来的创新实现将是有趣的，特别是当考虑新兴小芯片市场的解决方案如何开始发展时，有必要增加速度和带宽作为基本常数。”
PCI-信号
为了将16信道PCIe时隙的总带宽增加到双向256 GBps，PCIe Gen 6规范将数据传输速率增加到64 GTps，并采用具有四级(PAM-4)信号和前向信号的脉冲幅度调制纠错(FEC)。极高的数据传输速率和新的信号编码方式不仅要求规范有新的逻辑增强(例如通过CRC进一步增强FEC)，而且对时钟信号质量提出了更高的要求：3354 PCIe Gen6子系统的时钟抖动性能应小于100fs RMS。这就是新的时钟缓冲器(也称为时钟驱动器)和多路复用器发挥作用的地方。
电路的操作必须同步，但有时由于两个时钟路径之间的路径长度不同，或者由于门控时钟或纹波时钟，来自同一源的时钟信号将在不同时间到达不同的寄存器。这种现象称为时钟偏移或时序偏移，可能会导致保持时间违规错误。时钟缓冲器通过保持输入信号的时钟属性，允许同步有效地分配时钟，最小化额外的抖动噪声对于PCIe 6.0子系统尤为重要。
多路复用器本质上是用于信号分配的多输入单输出开关。当我们处理64 GTps的数据传输速率时，多路复用器必须处理这一信号速率，并确保信号干净，这就是为什么需要一种用于PCIe Gen 6应用的新型多路复用器。
标签：
免责声明：本文由用户上传，如有侵权请联系删除！